立ち上がり検出インターバルタイムディレー

image\block_wri_flanke_sn.gif

簡単な説明

構成された遅延時間が経過すると、定義されたパルス/休止率で、事前設定された数のパルスが入力パルスにより発生します。

 

接続

説明

入力Trg

立ち上がり検出インターバルタイムディレーの時間を、入力Trg (トリガ)での信号でトリガします。

入力R

出力および時間Taは、入力Rでの信号1のみで0にリセットされます。

パラメータ

THTL:パルス幅THとインターパルス幅TLは、調整可能です。

パルス/休止サイクルTL / THの数を決定します。

 値の範囲: 1...9.

保持設定(オン)=ステータスがメモリで保持されます。

出力Q

出力Qは、時間TLが経過すると設定され、THが経過するとリセットされます。

 

image\0ba3_logo_sn.gif

FL1AFL1B:

パラメータはTHのみです。THは出力のオフディレー時間を表します。

出力Rは使用できません。

 

パラメータTHおよびTL

パルス幅THおよびインターパルス幅TLは、既にプログラムされた別のファンクションの実効値によって指定す ることができます。

ブロック番号によって必要なファンクションを選択します。

タイムチャート

image\block_wri_flanke_diagramm_sn.gif

TL = 0N = 1

機能の詳細

入力Trg1に変わると、時間TL (時間低)がトリガされます。.時間TLの経過後に、出力Qは時間TH (時間高)の期間、1に設定されます。

入力Trgが、あらかじめ設定されている時間(TL + TH)が経過する前に再度トリガされると、時間Taがリセットされ、パルス/休止期間が再開されます。

 

概要